当研究室では，SFQ回路による演算回路の研究開発を行っており，これまでに加算器，乗算器やALU（算術論理演算ユニット），浮動小数点加算器，浮動小数点乗算器，浮動小数点除算器等を開発しました．

大規模なSFQ回路の設計には，設計支援ツールが不可欠です．SFQ回路は超高速で動作し，またパルスの有無を論理値‘1’と‘0’に対応させるパルス論理で動作するため，電位の高低を論理値‘1’と‘0’に対応させるレベル論理で動作する半導体CMOS回路の設計支援ツールをそのまま用いることはできません．当研究室では，SFQ回路用の配線手法，静的タイミング解析手法，論理設計検証手法等を開発し，これらをCADツールとして実装し，他大学の研究グループ等にも提供しています．

SFQ回路はパルス論理で動作するため，通常，各論理ゲートはクロック入力を持ち，クロックパルスにトリガーされてパルスを出力します．このため回路は論理ゲート一段がパイプラインの１ステージを構成するゲートレベルパイプライン回路となり，ゲート段数調整（パスバランシング）のための大量のクロック付きバッファ（Dフリップフロップ）の挿入や大規模なクロック供給ネットワークが必要です．当研究室では，クロック入力を持たず，データパルスにトリガーされてパルスを出力するクロックレスゲートを提案し，クロックレスゲートを含むSFQ回路の設計手法の研究開発を行っています．